FPU

FPU의 레지스터 세트는 주로 스택 기반의 구조를 사용하며, 특히 역사적으로 널리 사용된 x87 아키텍처에서 두드러진 특징이다. 이 레지스터들은 부동소수점 데이터를 저장하고 연산을 수행하는 데 사용된다.

x87 FPU의 레지스터 세트는 80비트 정밀도의 레지스터 8개(R0부터 R7까지)로 구성된다. 이 레지스터들은 논리적으로 순환 스택으로 구성되어 있으며, 현재 스택의 최상위를 가리키는 스택 포인터(TOP)에 의해 관리된다. 대부분의 명령어는 암시적으로 스택의 최상위(ST(0)) 또는 그 다음(ST(1)) 레지스터를 피연산자로 사용한다. 예를 들어, FADD 명령어는 ST(0)와 ST(1)의 값을 더한 후 결과를 ST(0)에 저장한다. 이러한 스택 구조는 명령어 인코딩을 간소화하지만, 레지스터를 명시적으로 지정할 수 있는 명령어도 제공된다.

레지스터의 상태와 예외 플래그를 관리하기 위한 여러 제어 및 상태 레지스터도 존재한다. 주요 레지스터는 다음과 같다.

이러한 레지스터 세트 구조는 높은 정밀도의 수치 계산을 효율적으로 지원하도록 설계되었다. 그러나 스택 모델은 최신 컴파일러의 레지스터 할당 최적화에는 다소 불리한 측면이 있어, 이후 등장한 SIMD 확장 명령어 집합(예: SSE)에서는 평면적인 레지스터 파일 구조를 채택하게 된다.

연산 유닛은 FPU의 핵심 구성 요소로, 실제 부동소수점 계산을 수행하는 하드웨어 모듈이다. 일반적으로 가산기, 승산기, 나눗셈기, 시프트 레지스터 및 특수 함수를 처리하는 전용 회로로 구성된다. 이 유닛들은 IEEE 754 표준에 정의된 단정밀도(float) 및 배정밀도(double) 형식의 데이터를 입력받아, 마이크로코드나 하드웨어 제어 신호에 따라 연산을 실행한다. 연산 유닛 내부 데이터 경로의 폭과 정밀도는 처리 속도와 정확도에 직접적인 영향을 미친다.

전통적인 x87 아키텍처의 FPU는 하나의 파이프라인을 공유하는 복합 연산 유닛을 갖는 경우가 많았다. 예를 들어, 승산기와 가산기를 결합하여 Fused Multiply-Add(FMA) 연산을 효율적으로 수행할 수 있도록 설계되기도 했다. 연산 유닛은 내부적으로 정규화, 반올림, 예외 처리(오버플로, 언더플로, 0으로 나누기 등) 로직을 포함하여 표준을 준수하는 결과를 생성한다.

연산 유닛의 성능은 지연 시간(latency)과 처리율(throughput)로 평가된다. 초기 FPU는 주로 순차적으로 연산을 처리했지만, 현대 프로세서에 통합된 FPU는 여러 개의 연산 유닛을 병렬로 배치하거나, SIMD(Single Instruction, Multiple Data) 확장을 통해 벡터화된 부동소수점 연산을 동시에 처리하는 방향으로 진화했다. 이는 과학기술 계산 및 멀티미디어 처리의 성능을 크게 향상시켰다.

제어 유닛은 FPU가 명령어를 해독하고, 내부 데이터 흐름을 관리하며, 연산의 순서와 타이밍을 조정하는 핵심 구성 요소이다. 이 유닛은 CPU로부터 전달된 부동소수점 명령어를 받아, 이를 해독하여 연산 유닛과 레지스터 세트에 필요한 제어 신호를 발생시킨다. 명령어의 종류(예: 덧셈, 곱셈, 삼각 함수 계산)와 피연산자의 위치를 식별하여 적절한 연산 경로를 활성화한다. 또한, 파이프라이닝이나 비순차 실행과 같은 고급 기법을 지원하는 FPU에서는 명령어 간의 의존성을 해결하고 실행 순서를 스케줄링하는 역할도 담당한다.

제어 유닛의 동작은 상태 머신에 의해 관리된다. 일반적인 실행 사이클은 명령어 페치, 해독, 피연산자 읽기, 실행, 결과 쓰기 단계로 구성된다. 제어 유닛은 각 단계의 진행 상황을 모니터링하고, 예외 처리가 필요한 상황(예: 0으로 나누기, 오버플로우, 언더플로우, 비정규수 연산)을 감지하면 해당 예외 플래그를 설정하고, 미리 정의된 처리 루틴으로 제어를 전환하거나 CPU에 인터럽트를 발생시킨다. 이를 통해 연산의 정확성과 안정성을 보장한다.

또한, 제어 유닛은 IEEE 754 표준에서 정의된 다양한 반올림 모드(가장 가까운 값으로, 0 방향으로, 양의 무한대 방향으로, 음의 무한대 방향으로)를 지원한다. 프로그래머가 설정한 반올림 방침에 따라 최종 결과를 조정하는 로직을 수행한다. 이는 수치 계산의 결정론적 결과와 재현 가능성을 보장하는 데 중요하다. 현대의 통합형 FPU에서는 제어 유닛이 CPU의 주 제어 유닛과 긴밀하게 통합되어, 명령어 스트림을 효율적으로 처리하고 자원을 공유한다.

FPU의 핵심 기능은 부동소수점 숫자를 대상으로 한 기본적인 산술 연산을 수행하는 것이다. 이는 주로 네 가지 기본 연산인 덧셈, 뺄셈, 곱셈, 나눗셈을 포함하며, 이 연산들은 정수 연산 유닛보다 훨씬 복잡한 논리 회로를 필요로 한다. 부동소수점 숫자는 가수부와 지수부로 구성되어 있어, 연산 시 두 부분을 별도로 처리하고 결과를 정규화하는 과정이 필수적이다. 예를 들어 곱셈 연산은 두 피연산자의 가수부를 곱하고 지수부를 더한 후, 결과를 표준 형식에 맞게 조정한다.

고정밀도 계산을 위해 FPU는 내부적으로 연산 중간 결과를 저장할 수 있는 더 넓은 비트 폭의 레지스터를 사용한다. 전통적인 x87 FPU 아키텍처는 80비트의 확장 정밀도 레지스터를 갖추고 있어, 32비트 단정밀도나 64비트 배정밀도 연산을 수행할 때도 정밀도 손실을 최소화한다. 이러한 내부 확장 정밀도는 반올림 오차가 누적되는 과학기술 계산에서 특히 중요하다.

산술 연산의 정확성과 일관성을 보장하기 위해 IEEE 754 표준은 반올림 모드, 예외 처리, 특수값 처리에 대한 규칙을 정의한다. FPU는 사용자가 설정할 수 있는 여러 반올림 방향(가장 가까운 값으로, 0 방향으로, 양의 무한대 방향으로, 음의 무한대 방향으로)을 지원한다. 또한 NaN(Not a Number), 양의 무한대, 음의 무한대와 같은 특수값이 연산에 포함될 경우 표준에 정의된 결과를 반환한다.

이러한 기본 산술 연산은 더 복잡한 수학 함수나 알고리즘의 구성 요소가 된다. 현대 프로세서에서는 FPU의 기능이 SIMD(Single Instruction, Multiple Data) 확장 명령어 집합(예: SSE, AVX)에 통합되어, 여러 데이터에 대한 산술 연산을 한 번에 처리하는 성능 향상을 가져왔다.

FPU는 사인, 코사인, 탄젠트와 같은 기본 삼각 함수를 계산할 수 있다. 이러한 함수는 주로 각도를 라디안 단위로 입력받아 그에 해당하는 삼각비 값을 반환한다. 연산은 코프로세서 내부의 전용 마이크로코드나 하드웨어 알고리즘을 통해 수행되며, 테일러 급수나 CORDIC 알고리즘 같은 수치적 방법을 활용한다[2].

초월 함수 연산에는 자연로그(ln), 지수 함수(e^x), 그리고 다양한 거듭제곱 연산(x^y)이 포함된다. 이들은 과학기술 계산에서 매우 빈번하게 사용되며, FPU는 이들을 기본 산술 연산보다는 복잡하지만 소프트웨어 구현보다는 훨씬 빠르게 처리하도록 설계되었다. 예를 들어, 지수 함수 계산은 종종 근사 다항식이나 특수한 하드웨어 로직을 통해 최적화된다.

이러한 함수들의 하드웨어 지원 수준은 FPU 모델과 시대에 따라 차이가 있다. 초기 별도 칩 형태의 x87 코프로세서는 제한된 기본 함수만을 직접 지원했고, 더 복잡한 함수는 소프트웨어 라이브러리에 의존했다. 현대 CPU에 통합된 FPU는 명령어 집합이 확장되어 더 넓은 범위의 함수를 더 효율적으로 처리한다.

이러한 고급 수학 함수의 하드웨어 가속은 과학 계산, 컴퓨터 그래픽스, 금융 공학 등 계산 집약적 분야의 전체 시스템 성능을 크게 향상시키는 핵심 요소이다.

FPU는 부동소수점 데이터에 대한 제곱근(Square Root) 계산과 두 값을 비교하는 연산을 효율적으로 수행하는 기능을 제공한다. 이는 과학기술 계산이나 그래픽 처리에서 필수적인 연산이다.

제곱근 연산은 일반적인 곱셈이나 나눗셈보다 더 복잡한 알고리즘을 필요로 한다. 초기 FPU는 이를 반복적인 근사법(예: 뉴턴-랩슨 방법)을 통해 처리했으나, 현대 프로세서에는 전용 하드웨어 회로가 내장되어 단일 명령어로 빠르게 결과를 산출한다. 주요 명령어로는 FSQRT가 있으며, 이는 스택에 있는 최상위 값의 제곱근을 계산하여 다시 스택에 저장한다.

비교 연산은 두 부동소수점 수의 크기 관계를 판단하여 조건 코드 플래그를 설정한다. 이 연산은 조건 분기나 데이터 정렬에 핵심적이다. FPU는 FCOM, FCOMP, FCOMPP 등의 명령어를 제공하며, 비교 결과는 상태 레지스터의 조건 코드 비트(C0, C2, C3)에 반영된다. 이후 FSTSW 명령어로 이 상태 워드를 AX 레지스터로 옮겨, 일반 정수 조건 점프 명령어를 사용해 분기할 수 있다.

이러한 연산들은 IEEE 754 표준을 준수하여 특수한 값(NaN, 무한대)을 처리한다. 예를 들어, 음수의 제곱근을 계산하면 NaN이 결과로 설정되며, 비교 연산에서 NaN이 피연산자로 사용되면 "비정렬" 상태로 플래그가 설정된다.

IEEE 754는 부동소수점 연산을 위한 국제 표준이다. 이 표준은 1985년에 처음 제정되었으며, 이후 여러 차례 개정을 거쳐 현재까지 컴퓨터 시스템 간의 호환성과 수치 계산의 정확성을 보장하는 핵심 역할을 한다. 표준은 단정밀도(32비트)와 배정밀도(64비트)를 포함한 여러 이진 및 십진 부동소수점 형식을 정의한다.

표준의 주요 구성 요소는 수의 표현 방식, 반올림 규칙, 예외 처리, 그리고 기본 연산에 대한 요구사항이다. 수는 부호, 지수, 가수 세 부분으로 구성되어 표현된다. 또한, 무한대, NaN(Not-a-Number), 정규화 수, 비정규화 수와 같은 특수 값의 표현과 처리를 명확히 규정하여, 오버플로나 언더플로와 같은 예외 상황에서도 일관된 동작을 보장한다.

FPU는 이 표준을 하드웨어적으로 구현한다. 즉, x87 FPU나 현대 CPU 내의 부동소수점 유닛은 IEEE 754에서 정의한 산술 연산(덧셈, 뺄셈, 곱셈, 나눗셈, 제곱근 등)을 지원하고, 지정된 반올림 모드(가장 가까운 값으로, 0 방향으로, 양의 무한대 방향으로, 음의 무한대 방향으로)에 따라 결과를 계산한다. 이러한 표준화 덕분에 서로 다른 하드웨어나 소프트웨어에서 수행된 계산 결과가 거의 동일하게 보장된다.

x87 FPU 명령어 집합은 인텔이 8087 수치 연산 보조 프로세서와 함께 도입한 명령어 체계이다. 이 명령어들은 스택 기반의 레지스터 모델을 사용하며, 주로 접두어 'F'로 시작한다. 명령어는 데이터 전송, 기본 산술 연산, 초월 함수 연산, 비교, 제어 등 다양한 범주로 나뉜다. 이 명령어 집합은 후속 x86 아키텍처 프로세서에 통합된 FPU에서도 계속 지원되었으며, 소프트웨어 호환성을 유지하는 데 중요한 역할을 했다.

주요 명령어 범주와 예시는 다음과 같다.

이 명령어들은 스택 레지스터 ST(0)에서 ST(7)을 대상으로 동작한다. 대부분의 연산은 스택 최상위(ST(0))를 하나 또는 두 개의 피연산자로 사용하며, 결과는 다시 스택에 남거나 스택 최상위를 교체한다. 예를 들어, FADD 명령어는 스택 최상위 두 값을 꺼내 더한 후 결과를 스택에 푸시한다. 이러한 스택 기반 모델은 프로그래밍을 간소화했지만, 최신 컴파일러가 생성하는 코드에서는 레지스터-메모리 형식의 연산이 더 흔히 사용된다.

x87 명령어는 IEEE 754 표준을 준수하며, 내부적으로 80비트 확장 정밀도 형식을 사용해 중간 계산의 정밀도를 높인다. 그러나 이 명령어 집합은 점차 SIMD 확장 명령어 집합(MMX, SSE)에 통합된 부동소수점 연산 기능으로 대체되는 추세이다. 특히 SSE2부터 도입된 ADDSS, MULSD 같은 스칼라 및 패킹 부동소수점 명령어는 레지스터 대 레지스터 연산에 더 효율적이며, 현대적인 운영 체제와 컴파일러는 기본적으로 SSE 기반 명령어를 생성하는 경우가 많다. 그럼에도 불구하고 레거시 코드 호환성을 위해 x87 FPU 명령어 지원은 계속 유지되고 있다.

초기 마이크로프로세서는 정수 연산만을 처리할 수 있었기 때문에, 부동소수점 연산이 필요한 과학기술 계산이나 CAD 등의 응용 분야에서는 별도의 FPU 칩이 필요했다. 이러한 칩들은 수치 연산 보조 프로세서 또는 수치 코프로세서라고 불렸다. 대표적인 예로 인텔의 x86 아키텍처를 위한 8087, 80287, 80387이 있으며, 모토로라의 68000 시리즈를 위한 68881/68882가 있다. 이들은 각각의 주 CPU와 함께 메인보드에 소켓 방식으로 장착되어 작동했다.

1990년대 초반에 이르러 반도체 공정 기술이 발전하고 다이(die) 면적이 증가하면서, FPU를 별도 칩이 아닌 단일 CPU 다이 내부에 통합하는 추세가 시작되었다. 인텔은 80486DX 마이크로프로세서(1989년)부터 FPU를 CPU 코어와 동일한 다이에 통합했다. 이는 성능 향상(칩 간 통신 지연 제거)과 시스템 비용 절감을 동시에 가져왔다. 이후 등장한 모든 주류 마이크로프로세서 아키텍처는 FPU를 기본 내장 요소로 포함하게 되었다.

FPU의 통합은 단순히 물리적 위치의 변화를 넘어 기능적 진화로 이어졌다. 초기 통합 FPU는 기존 별도 칩의 명령어 집합과 호환성을 유지했지만, 이후 등장한 SIMD 확장 명령어 집합(예: MMX, SSE)은 새로운 부동소수점 레지스터와 연산 유닛을 도입했다. 특히 SSE부터는 전용 128비트 레지스터를 사용하여 기존 x87 FPU 스택과는 별개로, 더 현대적이고 효율적인 벡터 처리를 지원하게 되었다.

현대의 CPU 아키텍처에서는 FPU가 단일 고정 기능 블록이 아니라, 더 넓은 실행 유닛의 일부로 통합되어 진화했다. 예를 들어, 인텔의 하스웰(Haswell) 아키텍처 이후부터 등장한 FMA(Fused Multiply-Add) 유닛은 하나의 명령어로 곱셈과 덧셈을 결합하여 수행하며, SIMD 및 벡터 처리와 깊게 연관되어 있다. 이는 고성능 컴퓨팅(HPC), 머신 러닝, 3D 그래픽스와 같은 응용 분야에서 필수적인 성능을 제공한다.

SIMD 확장 명령어 집합은 FPU의 기능을 확장하고 보완하는 역할을 한다. 초기의 x87 FPU는 단일 명령어 단일 데이터(SISD) 방식으로 동작하여 한 번에 하나의 부동소수점 연산만을 처리했다. 이에 비해 MMX와 SSE 같은 SIMD 확장은 하나의 명령어로 여러 데이터에 대한 연산을 동시에 수행할 수 있게 하여 병렬 처리 성능을 크게 향상시켰다. 특히 멀티미디어 처리, 과학기술 계산, 머신 러닝 추론 등 벡터화된 데이터 처리가 중요한 분야에서 FPU만으로는 달성하기 어려운 높은 처리량을 제공한다.

SIMD 확장은 전용 레지스터와 명령어를 도입함으로써 FPU와 공존하며 발전했다. 예를 들어, SSE는 기존 x87 FPU의 80비트 스택 레지스터와는 별개로 128비트 XMM 레지스터를 새로 도입했다. 이후 AVX와 AVX-512는 레지스터 폭을 256비트, 512비트로 더 확장했다. 이러한 SIMD 레지스터는 여러 개의 단정밀도 또는 배정밀도 부동소수점 수를 동시에 담을 수 있어, FPU가 스칼라 연산에 특화된 반면, SIMD는 벡터 연산에 최적화된 구조를 갖는다.

현대 CPU에서는 FPU 기능이 SIMD 확장 유닛에 통합되거나 밀접하게 결합되어 있다. 대부분의 최신 프로세서에서 부동소수점 연산은 사실상 SSE나 AVX 유닛을 통해 수행된다. 컴파일러와 소프트웨어는 자동 벡터화 기능을 통해 코드를 분석하고, 가능한 경우 루프 내의 스칼라 부동소수점 연산을 SIMD 명령어로 변환하여 성능을 극대화한다. 따라서 현대 프로그래밍에서 FPU는 역사적 호환성을 유지하는 레거시 유닛으로 남아 있는 반면, 고성능 부동소수점 연산의 주류는 SIMD 확장으로 완전히 이동했다고 볼 수 있다.