스위칭 패브릭 설계편집자 확인

패킷 스위칭과 회선 스위칭은 네트워크에서 데이터를 전달하는 두 가지 근본적으로 다른 방식이다. 스위칭 패브릭의 설계는 이러한 기본 전달 방식에 따라 그 목적과 구조가 크게 달라진다.

회선 스위칭 방식에서는 통신이 시작되기 전에 송신자와 수신자 사이에 전용 통신 경로(회선)가 설정된다. 이 경로는 통신 세션이 종료될 때까지 해당 연결을 위해 독점적으로 할당된다. 전화망이 대표적인 예시이다. 이 방식은 설정된 경로를 통해 데이터가 순차적으로 전달되므로 전송 지연이 예측 가능하고 일정한 장점이 있다. 그러나 회선이 점유된 동안 다른 통신이 해당 자원을 사용할 수 없어 자원 활용도가 비효율적일 수 있다.

반면, 패킷 스위칭 방식에서는 데이터가 작은 단위인 패킷으로 분할되어 전송된다. 각 패킷은 독립적으로 경로를 선택하여 목적지까지 전달되며, 동일한 통신 세션의 패킷들조차 서로 다른 경로를 통해 전달될 수 있다. 인터넷이 이 방식을 기반으로 한다. 패킷 스위칭은 네트워크 자원을 여러 통신이 통계적으로 공유하게 하여 전체적인 활용도를 높인다. 하지만 패킷마다 경로가 다를 수 있고, 큐잉 지연이 발생할 수 있어 지연 시간의 변동성이 존재한다.

다음 표는 두 방식의 주요 차이점을 요약한다.

현대의 스위칭 패브릭 설계는 대부분 패킷 스위칭 방식을 지원하도록 최적화되어 있으며, 대역폭 공유의 효율성과 낮은 지연 시간을 동시에 달성하는 것이 핵심 과제이다.

스위칭 패브릭의 내부 연결 구조는 입력 포트와 출력 포트 간의 데이터 경로를 물리적으로 또는 논리적으로 구성하는 방식을 의미한다. 이 구조는 패브릭의 성능, 확장성, 비용, 복잡도를 결정하는 핵심 요소이다. 기본적으로 패킷이나 셀이 내부를 통과하는 물리적 경로와 그 제어 방식을 설계하는 것을 포함한다.

주요 내부 연결 구조는 크게 블로킹(blocking) 특성에 따라 구분된다. 블로킹이 없는 구조는 모든 입력 포트가 동시에 임의의 서로 다른 출력 포트로 데이터를 전송할 수 있는 이상적인 구조이다. 반면, 블로킹 구조에서는 특정 입력-출력 포트 쌍 간의 통신이 다른 통신에 의해 방해받을 수 있어 내부 경쟁이 발생한다. 구조의 복잡도와 비용은 일반적으로 블로킹이 없는 방향으로 갈수록 급격히 증가한다.

크로스바 스위치는 N개의 입력과 N개의 출력을 N²개의 교차점(crosspoint) 스위치로 직접 연결하는 단일 단계 풀 메시(full-mesh) 구조이다. 이론적으로 완전한 무블로킹 특성을 가지지만, 포트 수가 증가함에 따라 필요한 교차점 수가 제곱으로 늘어나 하드웨어 복잡도와 비용이 매우 커진다는 한계가 있다. 이를 극복하기 위해 여러 개의 작은 스위치를 다단계로 연결하는 다단계 인터커넥트 네트워크가 고안되었다. 이들은 클로스 네트워크나 벤에스 네트워크와 같이 더 적은 수의 스위치 요소로 많은 포트를 지원하며, 재배열 가능 무블로킹(rearrangeably non-blocking) 또는 블로킹 특성을 가진다.

공유 버스는 스위칭 패브릭의 가장 단순한 형태 중 하나이다. 모든 입력 포트와 출력 포트가 하나의 공통된 전송 매체, 즉 버스에 연결되는 구조를 가진다. 데이터는 이 공유된 버스를 통해 입력 포트에서 출력 포트로 전송된다.

이 구조의 핵심 동작 원리는 시분할 다중화에 기반한다. 한 순간에 오직 하나의 입력 포트만이 버스를 사용하여 데이터를 전송할 수 있으므로, 중앙 아비터 또는 스케줄러가 버스 사용 권한을 입력 포트들 사이에 시간적으로 분배한다. 이는 다수의 차선이 하나의 단일 차선으로 합쳐지는 교차로와 유사한 방식으로 작동한다.

공유 버스 아키텍처의 주요 장단점은 다음과 같다.

이러한 특성으로 인해 공유 버스는 포트 수가 적고 대역폭 요구사항이 높지 않은 소규모 네트워크 스위치나 초기 라우터 설계에 주로 사용되었다. 그러나 고성능 코어 라우터나 대규모 데이터 센터 스위치와 같이 높은 집중 트래픽과 확장성이 요구되는 현대 네트워크 장비에서는 크로스바 스위치나 다단계 인터커넥트와 같은 다른 아키텍처로 대체되는 추세이다.

공유 메모리 아키텍처는 모든 입력 포트와 출력 포트가 하나의 중앙 집중식 메모리 버퍼를 공유하는 구조를 가진다. 입력 포트로 들어오는 패킷은 이 공통 메모리 영역에 저장되고, 스위칭 로직에 의해 적절한 출력 포트로 전달되기 위해 메모리에서 읽혀진다. 이 방식은 본질적으로 메모리를 공유하는 멀티프로세서 시스템의 메모리 접근 방식과 유사하다.

이 아키텍처의 주요 장점은 메모리 사용 효율이 매우 높다는 점이다. 모든 포트가 단일 메모리 풀을 공유하기 때문에, 메모리 자원이 특정 포트에 고정되지 않고 전체 트래픽 부하에 따라 유동적으로 할당될 수 있다. 이는 트래픽이 편중된 상황에서도 메모리 자원을 효율적으로 활용할 수 있게 하여 메모리 효율성을 극대화한다. 또한, 출력 포트 간의 패킷 복사가 필요 없는 단순한 구조를 가질 수 있다.

그러나 단일 메모리 모듈에 대한 접근은 물리적 한계를 가지며, 이는 시스템의 전체 처리량을 제한하는 주요 병목 지점이 된다. 모든 입력과 출력 동작이 하나의 메모리 버스를 통해 이루어져야 하므로, 메모리 대역폭과 접근 속도가 시스템 성능의 상한을 결정한다. 이로 인해 포트 수나 포트 속도가 증가함에 따라 확장성이 제한되는 단점이 있다.

성능을 개선하기 위해 고속의 이중 포트 메모리나 메모리 인터리빙 기법을 사용하여 메모리 접근 대역폭을 높이는 설계가 적용되기도 한다. 공유 메모리 방식은 중소 규모의 스위치나 라우터, 특히 통합된 네트워크 프로세서가 내장된 장비에서 널리 사용된다.

크로스바 스위치 아키텍처는 N개의 입력 포트와 N개의 출력 포트를 NxN 크기의 교차점 배열로 직접 연결하는 구조이다. 각 교차점에는 스위칭 소자가 위치하며, 이 소자의 온/오프 상태를 제어하여 특정 입력과 출력 간의 전용 경로를 설정한다. 이 방식은 공유 버스나 공유 메모리와 달리 물리적으로 독립적인 병렬 경로를 제공하기 때문에, 여러 입력-출력 쌍이 동시에 데이터를 전송할 수 있다. 따라서 이론적으로는 논블로킹 특성을 가지는 이상적인 스위칭 구조로 간주된다.

구현 방식에 따라 크로스바 스위치는 크게 두 가지로 구분된다. 첫 번째는 공간 스위치로, 각 교차점이 실제 하드웨어 스위치(예: 트랜지스터, 전자기 릴레이)로 구성되어 물리적 연결을 만든다. 두 번째는 시분할 멀티플렉싱 원리를 활용한 시간 스위치이다. 시간 스위치는 고속 공유 메모리를 사용하여 입력 데이터를 저장한 후, 적절한 시간 슬롯에 출력 포트로 전송하는 방식으로 동작한다.

크로스바 스위치의 주요 장단점은 다음과 같다.

이러한 단점, 특히 포트 수 확장에 따른 제약으로 인해 대규모 스위치를 설계할 때는 단일 크로스바보다는 다단계 인터커넥트 네트워크를 구성하는 방식이 더 많이 사용된다. 그러나 여전히 중소규모의 고성능 라우터 및 스위치의 핵심 스위칭 패브릭으로 널리 채택되고 있다.

다단계 인터커넥트는 단일 크로스바 스위치의 포트 수 확장 한계와 복잡도를 해결하기 위해 개발된 스위칭 패브릭 구조이다. 기본 아이디어는 다수의 작은 스위칭 요소를 여러 단계로 계층적으로 연결하여, N개의 입력 포트와 N개의 출력 포트를 갖는 대규모 스위치를 구성하는 것이다. 이 방식은 크로스바에 비해 필요한 스위칭 요소의 총 수를 O(N log N) 수준으로 줄일 수 있어, 비용과 복잡도를 크게 절감한다.

가장 대표적인 다단계 인터커넥트 네트워크로는 클로스 네트워크(Clos Network)와 벤에스 네트워크(Benes Network)가 있다. 클로스 네트워크는 3단계 구조(입력-중간-출력)를 기본으로 하며, 적절한 중간단 스위치 수를 설정함으로써 비블로킹(non-blocking) 특성을 보장할 수 있다. 벤에스 네트워크는 재배열 가능 비블로킹(rearrangeably non-blocking) 특성을 가지는 다단계 패브릭의 한 예이다.

다단계 구조의 성능은 내부 연결 패턴과 스위칭 요소의 성능에 크게 의존한다. 일반적인 설계는 다음과 같은 요소들을 고려한다.

이러한 구조는 내부에서 여러 경로를 제공하여 병목 현상을 완화하고, 로드 밸런싱 기법과 결합되어 고성능 라우터 및 스위치 및 대규모 데이터 센터 네트워크의 백본을 구성하는 데 널리 사용된다. 그러나 패킷이 여러 스위칭 요소를 통과해야 하므로 지연 시간이 증가할 수 있으며, 내부 링크에서의 경로 충돌로 인해 블로킹이 발생할 수 있다는 한계도 존재한다.

대역폭은 스위칭 패브릭이 단위 시간당 처리할 수 있는 총 데이터 전송 용량을 의미한다. 이는 패브릭의 핵심 성능 지표 중 하나로, 일반적으로 초당 비트 수(bps)로 측정된다. 대역폭은 패브릭의 내부 연결 구조와 구성 요소의 속도에 의해 결정된다. 예를 들어, 모든 포트가 동시에 최대 속도로 데이터를 전송할 수 있는 크로스바 스위치는 이론적으로 집약 대역폭이 매우 높다.

대역폭은 집약 대역폭과 비블로킹 대역폭으로 구분하여 평가할 수 있다. 집약 대역폭은 모든 포트가 동시에 통신할 때 패브릭이 제공할 수 있는 총 처리량이다. 비블로킹 대역폭은 임의의 입력-출력 포트 쌍 간 통신이 다른 통신에 의해 방해받지 않고 최대 속도로 이루어질 수 있는 조건을 의미한다. 다단계 인터커넥트와 같은 일부 아키텍처는 특정 트래픽 패턴에서 내부 경로 경합으로 인해 비블로킹 조건을 만족하지 못할 수 있다.

대역폭을 높이기 위한 설계 기법에는 내부 링크 속도 증가, 병렬 데이터 경로 활용, 로드 밸런싱 알고리즘 도입 등이 있다. 특히 최신 고성능 스위치는 내부 대역폭을 포트 대역폭의 수배로 설계하여 헤드오브라인 블로킹과 같은 현상을 완화한다. 데이터 센터용 스위치의 경우, 수 테라비트에 이르는 집약 대역폭을 지원하는 것이 일반적이다.

대역폭 요구사항은 라우터 및 스위치가 적용되는 네트워크 환경에 따라 크게 달라진다. 엣지 네트워크 장비보다 코어 네트워크 장비의 패브릭이 훨씬 높은 대역폭을 요구한다.

지연 시간은 패킷이 스위칭 패브릭의 입력 포트에서 출력 포트까지 전달되는 데 걸리는 총 시간을 의미한다. 이는 패킷이 큐에서 대기하는 시간, 스위치 내부에서 실제로 스위칭되는 시간, 그리고 패브릭을 통과하는 전송 시간의 합으로 구성된다. 지연 시간은 네트워크 응용 프로그램의 성능, 특히 실시간 통신이나 저지연 트레이딩과 같은 서비스에 직접적인 영향을 미치는 핵심 성능 지표이다.

지연 시간은 일반적으로 고정 지연과 가변 지연으로 구분된다. 고정 지연에는 패킷의 비트를 전기 신호로 변환하는 직렬화 지연과 패브릭 내부의 물리적 신호 전파 지연이 포함된다. 가변 지연은 주로 큐잉 지연으로, 여러 입력 포트가 동일한 출력 포트를 목표로 할 때 발생하는 경합으로 인해 패킷이 대기열에서 기다려야 하는 시간을 말한다. 블로킹 특성이 있는 패브릭에서는 이 큐잉 지연이 특히 증가할 수 있다.

다양한 스위칭 패브릭 아키텍처는 지연 시간 특성에 차이를 보인다. 예를 들어, 공유 메모리 방식은 메모리 접근 속도에 의존하며, 메모리 대역폭이 포화되면 지연이 급격히 증가할 수 있다. 반면, 크로스바 스위치는 논블로킹 특성을 가지므로 내부 경합으로 인한 큐잉 지연을 최소화할 수 있지만, 스케줄링 알고리즘의 복잡도가 추가 지연을 유발할 수 있다. 다단계 인터커넥트 네트워크는 여러 스위칭 요소를 통과해야 하므로 통과 지연이 누적된다.

지연 시간을 최적화하기 위한 설계 기법으로는 효율적인 스케줄링 알고리즘을 도입하여 큐잉 지연을 줄이거나, 로드 밸런싱을 통해 트래픽을 분산시켜 특정 링크의 포화를 방지하는 방법이 있다. 또한, 패킷을 더 작은 셀 단위로 분할하여 처리하는 기법은 큰 패킷이 뒤의 작은 패킷을 지연시키는 현상을 완화하여 평균 지연 시간을 개선할 수 있다.

블로킹은 스위칭 패브릭 내에서 하나의 통신 경로가 다른 통신 경로에 의해 차단되어 패킷 전달이 지연되거나 실패하는 현상을 가리킨다. 이는 패브릭의 내부 자원(예: 내부 링크, 교차점 스위치)이 경쟁으로 인해 포화 상태에 도달할 때 발생한다. 블로킹 특성은 패브릭의 설계 방식에 따라 크게 블로킹 패브릭과 논블로킹 패브릭으로 구분된다.

블로킹 패브릭은 사용 가능한 내부 경로가 제한되어 있어, 특정 입력 포트에서 출력 포트로의 연결이 다른 활성 연결에 의해 방해받을 수 있는 구조이다. 예를 들어, 다단계 인터커넥트 네트워크의 일부 구성에서는 중간 단계의 내부 링크가 경쟁을 겪어 성능 저하를 초래한다. 반면, 논블로킹 패브릭은 어떠한 유휴 입력-출력 포트 쌍에 대해서도 기존 연결을 방해하지 않고 새로운 연결 경로를 항상 설정할 수 있는 능력을 지닌다. 대표적인 예로 크로스바 스위치는 완전한 논블로킹 특성을 갖는다.

블로킹의 정도를 평가하는 주요 개념으로 내부 블로킹과 헤드오브라인 블로킹이 있다. 내부 블로킹은 패브릭 내부의 공유 자원 경쟁에서 기인한다. 헤드오브라인 블로킹은 입력 큐잉 방식에서 특정 출력 포트를 향한 패킷이 큐의 선두에 있지 않아 다른 출력 포트로의 패킷 전송까지 지연되는 현상을 말한다. 이는 가상 출력 큐잉 기법을 통해 크게 완화될 수 있다.

입력 큐잉은 스위칭 패브릭의 입구 포트에 패킷을 대기시키는 큐잉 방식이다. 각 입력 포트는 자신의 버퍼에 도착한 패킷을 저장하고, 스위치의 중앙 스케줄러가 결정한 순서에 따라 패브릭을 통해 목적지 출력 포트로 전송한다. 이 방식은 출력 포트에 버퍼를 두는 출력 큐잉에 비해 구현 비용이 낮은 장점이 있다. 필요한 총 버퍼 용량이 포트 수에 비례하여 증가하기 때문에 대규모 스위치 설계에 적합하다.

그러나 입력 큐잉은 헤드 오브 라인 블로킹이라는 심각한 성능 저하 문제를 겪는다. 입력 큐의 가장 앞에 있는 패킷(헤드)이 목표로 하는 출력 포트가 다른 패킷의 전송으로 인해 사용 중이면, 그 뒤에 대기 중인 패킷들도 차단되어 전송되지 못한다. 이는 출력 포트가 유휴 상태임에도 불구하고 발생할 수 있어, 스위치의 최대 처리량을 이론치의 약 58.6%로 제한한다[2].

이 문제를 완화하기 위해 여러 입력 포트에서 동일한 출력 포트로 향하는 패킷들을 조정하는 스케줄링 알고리즘이 필수적이다. 일반적인 알고리즘은 매 시간 슬롯마다 충돌 없이 입력과 출력 포트를 매칭하는 것을 목표로 한다. 대표적인 알고리즘으로는 iSLIP 알고리즘이 있다. 이 알고리즘은 라운드 로빈 방식을 기반으로 하여 매칭을 반복적으로 개선함으로써 공정성과 높은 처리량을 달성한다.

헤드 오브 라인 블로킹의 근본적인 해결책은 입력 큐잉 구조를 개선한 가상 출력 큐잉이다. VOQ는 각 입력 포트가 모든 출력 포트별로 별도의 큐를 유지하여, 한 출력 포트에 대한 블로킹이 다른 출력 포트로 가는 패킷에 영향을 미치지 않도록 한다.

출력 큐잉은 스위칭 패브릭의 스케줄링 알고리즘 중 하나로, 모든 패킷이 스위치를 통과한 후 목적지 포트에 해당하는 출력 버퍼에서 대기하는 방식을 말한다. 이 방식에서는 각 출력 포트마다 전용 큐가 존재하며, 패킷은 내부 크로스바 스위치나 다른 연결 구조를 통해 지연 없이 즉시 해당 출력 큐로 전달된다. 따라서 패킷이 출력 포트에서 대기하는 동안 발생하는 지연 시간은 오직 해당 출력 큐의 길이와 서비스 속도에만 의존한다.

출력 큐잉의 가장 큰 장점은 이론적으로 100%의 처리량을 달성할 수 있다는 점이다. 내부 스위칭 속도가 외부 링크 속도의 N배(N은 입력 포트 수) 이상으로 충분히 빠르다면, 여러 입력 포트에서 동일한 출력 포트로 동시에 도착하는 패킷들도 출력 큐에 순차적으로 저장되어 충돌 없이 처리될 수 있다. 이는 헤드 오브 라인 블로킹 문제가 발생하지 않음을 의미한다. 그러나 이를 구현하기 위해서는 내부 스위칭 패브릭과 출력 버퍼 메모리의 작동 속도가 매우 빨라야 한다는 엄격한 요구사항이 따른다.

이러한 높은 하드웨어 요구사항 때문에 출력 큐잉은 상대적으로 포트 수가 적거나 고성능이 요구되는 코어 라우터에서 주로 사용되었다. 현대의 대규모 스위치 설계에서는 내부 속도 요구를 완화하면서도 출력 큐잉에 근접한 성능을 내는 가상 출력 큐잉이나 결합형 큐잉 방식이 더 널리 채택된다.

가상 출력 큐잉은 스위칭 패브릭 내에서 발생하는 헤드 오브 라인 블로킹 문제를 해결하기 위해 고안된 고급 큐잉 기법이다. 기존의 입력 큐잉 방식에서는 각 입력 포트에 단일 FIFO 큐가 존재하여, 큐의 맨 앞에 있는 패킷의 목적지 출력 포트가 사용 중이면 뒤의 패킷들이 전송되지 못하는 블로킹 현상이 발생했다. VOQ는 이 문제를 근본적으로 해결하기 위해, 각 입력 포트에 목적지 출력 포트별로 별도의 가상 큐를 구성한다. 즉, N개의 입력 포트와 출력 포트를 가진 스위치에서는 각 입력 포트마다 N개의 가상 큐가 존재하여, 특정 출력 포트로 향하는 패킷만을 전용으로 저장한다.

이 구조의 핵심 장점은 헤드 오브 라인 블로킹을 완전히 제거한다는 점이다. 한 출력 포트로 향하는 큐가 블록되어도, 동일 입력 포트의 다른 출력 포트를 목표로 하는 큐들은 독립적으로 스케줄링될 수 있다. 그러나 이는 복잡한 스케줄링 알고리즘을 필요로 한다. 모든 입력 포트와 출력 포트 간의 매칭을 결정해야 하며, 이는 본질적으로 이분 매칭 문제로 귀결된다. 효율적인 매칭을 위해 iSLIP 알고리즘이나 최대 가중치 매칭 알고리즘 등이 사용된다.

VOQ의 구현은 높은 메모리 요구사항과 스케줄링 복잡도를 동반한다. 각 입력 포트가 모든 출력 포트에 대한 큐를 유지해야 하므로, 큐 관리에 필요한 메모리와 제어 로직의 오버헤드가 크다. 또한, 스케줄러는 매 시간 슬롯마다 전역적 매칭을 계산해야 하므로, 고속 동작을 위한 하드웨어 가속이 필수적이다. 그럼에도 불구하고, 결정론적 블로킹 제거와 높은 처리량 달성 가능성으로 인해 고성능 코어 라우터와 데이터 센터 스위치의 핵심 설계 요소로 널리 채택되었다.

로드 밸런싱은 스위칭 패브릭의 성능을 극대화하고 블로킹을 줄이기 위해 트래픽을 여러 경로에 고르게 분배하는 기법이다. 단일 경로에 트래픽이 집중되는 것을 방지하여 패브릭의 전체 처리량을 높이고 지연 시간을 최소화하는 것이 핵심 목표이다. 특히 대규모 다단계 인터커넥트 네트워크에서 중간 스위치의 포화를 방지하는 데 필수적이다.

로드 밸런싱을 구현하는 주요 방법으로는 퍼포레이션 라우팅과 밸런스 로드 스위칭이 있다. 퍼포레이션 라우팅은 패킷을 중간 스위치에서 임의의 출력 포트로 전달하여 트래픽을 분산시키는 방식이다. 밸런스 로드 스위칭은 패킷을 여러 개의 작은 단위(예: 셀)로 분할한 후, 이들을 서로 다른 병렬 경로를 통해 전송하고 목적지에서 재조립하는 방식이다. 후자는 데이터 센터 네트워크에서 널리 사용된다.

로드 밸런싱의 효과는 패브릭의 확장성과 직접적으로 연결된다. 균일한 부하 분산은 더 많은 입력/출력 포트를 지원할 수 있게 하며, 시스템의 전체 대역폭을 증가시킨다. 또한, 특정 링크나 스위치 요소의 과부하로 인한 홀 스피드 블로킹을 완화하여 예측 가능한 성능을 제공한다.

스위칭 패브릭의 확장성은 포트 수나 총 처리 용량을 증가시켰을 때 패브릭의 성능과 비용 효율성이 어떻게 변화하는지를 나타내는 척도이다. 단일 크로스바 스위치는 구조적으로 비차단(non-blocking) 특성을 가지지만, 포트 수(N)가 증가함에 따라 필요한 교차점(crosspoint)의 수가 N²으로 증가하여 하드웨어 복잡도와 비용이 급격히 상승한다. 이는 대규모 스위치(예: 수백 또는 수천 개의 포트)를 설계하는 데 있어 근본적인 한계로 작용한다.

이러한 한계를 극복하기 위해 다단계 인터커넥트 네트워크가 널리 사용된다. 다단계 구조는 여러 개의 소규모 스위칭 요소를 계층적으로 연결하여 대규모 패브릭을 구성한다. 대표적인 구조로는 클로스 네트워크(Clos network)와 벤스 네트워크(Benes network)가 있다. 특히 클로스 네트워크는 적절한 중간단 스위치 수를 선택하면 비차단 특성을 유지하면서 크로스바에 비해 훨씬 적은 수의 교차점으로 대규모 패브릭을 구현할 수 있어 확장성 측면에서 우수하다.

확장성을 고려한 설계는 단순히 포트 수 증가뿐만 아니라 데이터 센터와 같은 현대 환경에서의 요구사항을 반영한다. 모듈형 설계를 통해 필요에 따라 스위칭 모듈을 추가함으로써 용량을 점진적으로 늘릴 수 있다. 또한, 로드 밸런싱 기법과 결합된 다중 경로(Multi-path) 패브릭은 트래픽을 여러 병렬 경로로 분산시켜 단일 링크의 대역폭 한계를 넘어서는 확장된 집계 대역폭을 제공한다.

따라서, 확장성 있는 스위칭 패브릭 설계의 핵심은 목표 포트 수와 성능 요구사항에 맞춰 하드웨어 복잡도, 비용, 스케줄링 알고리즘의 복잡도, 그리고 시스템의 총 처리량 간의 최적의 균형점을 찾는 것이다.

라우터와 스위치는 스위칭 패브릭이 핵심 구성 요소로 작동하는 대표적인 네트워크 장비이다. 이들 장비는 들어오는 데이터 패킷을 적절한 출력 포트로 전달하는 포워딩 기능을 수행하며, 이 과정의 성능과 효율성은 내부에 탑재된 스위칭 패브릭의 설계에 크게 좌우된다. 초기 장비들은 단순한 공유 버스나 공유 메모리 구조를 사용했지만, 대역폭 요구가 증가함에 따라 크로스바 스위치나 다단계 인터커넥트와 같은 고성능 아키텍처가 표준이 되었다.

라우터의 주요 임무는 네트워크 계층에서의 경로 결정(라우팅)과 패킷 포워딩이다. 고성능 코어 라우터는 특히 스위칭 패브릭의 처리 용량이 중요하며, 수십 또는 수백 기가비트의 집계 처리량을 지원해야 한다. 이를 위해 다수의 입력 포트와 출력 포트를 비블로킹(non-blocking) 방식으로 연결하는 고밀도 크로스바 스위치 배열이나, 클로스 네트워크(Clos network)와 같은 다단계 구조가 널리 사용된다. 또한, 헤드 오브 라인 블로킹을 해결하기 위해 가상 출력 큐(VOQ)와 함께 복잡한 스케줄링 알고리즘이 적용된다.

반면, 이더넷 스위치는 주로 데이터 링크 계층(레이어 2)에서 동작하며, MAC 주소를 기반으로 프레임을 스위칭한다. 엔터프라이즈급 스위치는 여러 개의 포트에서 동시에 발생하는 트래픽을 효율적으로 처리해야 하므로, 내부 패브릭의 대역폭이 모든 포트의 속도를 합친 총 용량(비블로킹 대역폭)을 제공하는 것이 일반적이다. 스위치 설계에서는 지연 시간과 패킷 손실을 최소화하는 것이 중요하며, 이를 위해 공유 메모리 기반의 통합 버퍼 관리나 출력 큐잉 방식을 채택하는 경우가 많다.

결국, 라우터와 스위치의 성능 차이는 그 용도에서 비롯된다. 라우터는 복잡한 라우팅 프로토콜 처리와 큐 관리가 필요하므로 패브릭과 제어 평면의 협업 설계가 중요하다. 스위치는 비교적 단순한 포워딩 결정을 고속으로 처리하는 데 중점을 두어, 지연을 최소화하는 패브릭 구조를 선호한다. 두 장비 모두 현대 네트워크의 트래픽 폭증에 대응하기 위해 패브릭의 확장성과 에너지 효율도 중요한 설계 고려사항이 되었다.

데이터 센터 네트워크는 수만 대에서 수십만 대의 서버를 연결하는 초대규모 네트워크로, 스위칭 패브릭 설계는 그 핵심 요소이다. 데이터 센터 내부의 트래픽은 서버 간 통신이 대부분을 차지하며, 짧은 지연 시간과 높은 처리량, 그리고 탄력적인 확장성이 요구된다. 이러한 요구사항을 충족시키기 위해 기존의 계층적 트리 구조보다 클로스 네트워크나 팻트리와 같은 비차단 또는 저차단 다단계 인터커넥트 토폴로지가 널리 채택된다.

주요 설계 패러다임으로는 스파인-리프 아키텍처가 대표적이다. 이 구조에서는 모든 리프 스위치가 모든 스파인 스위치에 연결되어, 서버 간의 통신 경로가 다중화된다. 이를 통해 대역폭을 균등하게 분산시키고 단일 장애점을 제거한다. 이러한 패브릭은 이더넷 기반의 표준 프로토콜을 사용하지만, 대규모 레이어 2 도메인을 효율적으로 운영하기 위해 트라이오닉이나 VXLAN 같은 오버레이 기술이 함께 적용되기도 한다.

데이터 센터 네트워크의 진화는 스위칭 패브릭의 소프트웨어화를 촉진했다. 소프트웨어 정의 네트워킹과 화이트박스 스위치의 등장으로, 네트워크 운영자는 상용 칩셋을 탑재한 표준 하드웨어 위에 독립적인 제어 소프트웨어를 실행할 수 있게 되었다. 이는 네트워크의 프로그래밍 가능성과 자동화를 높이며, 클라우드 컴퓨팅 및 가상화 환경에 필요한 동적 자원 할당을 가능하게 한다.